2026年，服务器内存架构正在经历一次从“绑定”到“解耦”的根本性变革。CXL（Compute Express Link）3.2与PCIe 6.0的组合，正在为下一代服务器内存池化奠定技术底座。
在Hot Chips 2026大会上，XCENA展示了一颗单颗CXL Type 3设备即可支持2TB DDR5内存扩展——这个数字是当前单台标准服务器内存容量的数倍。与此同时，澜起科技宣布率先试产全球首款CXL 3.2内存扩展控制器芯片，已导入三星、SK海力士的下一代产品。
CXL 3.2与PCIe 6.0的联合落地，意味着服务器内存将从“每台服务器绑定固定内存”走向“跨主机共享的内存池”。本文从最新技术进展、演进路径到采购影响，系统解读这一变革。
PCIe 6.0是CXL 3.2的物理层基础。与PCIe 5.0相比，PCIe 6.0将数据传输速率从32 GT/s翻倍至64 GT/s。
2026年，PCIe 6.0已从技术验证阶段迈入商业部署阶段。AMD发布了支持单路最多128条PCIe Gen 6通道的第六代EPYC服务器CPU；美光开始量产全球首款PCIe Gen 6 SSD；Broadcom PEX90000 PCIe Gen 6交换机与H3 Falcon 6048 PCIe 6.0服务器平台也已实现商业供货。三星也在2026年宣布量产PCIe Gen 6企业级SSD PM1763，主要锁定新一代AI及HPC服务器应用。
预计2026至2027年将是PCIe 6.0产品集中量产和部署的关键时期。
CXL是运行在PCIe物理层之上的开放行业标准互联协议，旨在为处理器、内存和加速器之间提供高带宽、低延迟的连通性。
CXL 3.2规范于2024年12月正式发布。与CXL 2.0专注于“机架规模”的内存池化不同，CXL 3.x的重点是“行规模”的可组合结构增长——支持更大规模的资源分解、池化和加速器互联。
CXL 3.2引入了一个关键新特性：CXL热页监控单元（CHMU，Hot Page Monitoring Unit） ，可动态识别高频访问的内存页面并优化数据放置策略，显著增强内存分层与优化能力。
更重要的是，CXL 3.2 over PCIe 6.0的组合，使单通道数据传输速率达到64 GT/s——这意味着CXL内存扩展的带宽瓶颈正在被快速消除。
CXL标准的迭代速度惊人。自2022年8月发布CXL 3.0以来，CXL联盟大致以每年一次的周期持续更新规格。
| 版本 | 发布时间 | 核心特性 |
|---|---|---|
| CXL 2.0 | 2020年 | 引入内存池化（Memory Pooling）、内存共享机制 |
| CXL 3.0 | 2022年 | 引入Fabric架构，支持多设备组网，速率翻倍至32 GT/s |
| CXL 3.1 | 2023年11月 | 增强多级交换和点对点DMA能力 |
| CXL 3.2 | 2024年12月 | 引入CHMU热页监控，增强内存分层，优化缓存一致性 |
| CXL 4.0 | 2026年 | 速率进一步提升至128 GT/s |
从演进路径来看，CXL 2.0解决了“能不能池化”的问题，CXL 3.x正在解决“池化后如何高效运行”的问题。CXL 3.2的CHMU功能，正是为了让内存池化在实际AI工作负载中具备可落地的性能优化能力。
在Hot Chips 2026大会上，XCENA展示了其MX1架构——一颗单CXL Type 3设备整合了三大能力：
内存扩展：通过4个DDR5-8400内存通道，单设备支持高达2TB DDR5内存
SSD后端容量：支持SSD作为内存的后端扩展层
近存计算：集成超过1,000个RISC-V核心，在数据所在位置执行计算
这三个能力的组合释放了一个明确的信号：未来的CXL内存设备不只是“扩展内存”，而是集计算、存储、内存于一体的智能节点。单颗设备2TB的容量，意味着未来一台服务器通过CXL扩展，可以轻松突破TB级甚至10TB级的内存容量上限。
2026年7月31日，澜起科技宣布业界率先试产CXL 3.2内存扩展控制器（MXC）芯片。
这款芯片的核心规格：
协议：基于PCIe 6.x和CXL 3.2协议设计
速率：最高支持64 GT/s数据传输速率
类型：符合CXL Type 3规范，支持CXL.mem和CXL.io协议
内存控制器：集成双通道DDR5内存控制器，最高支持8000 MT/s的DDR5内存
目标场景：人工智能、云计算、大型数据中心算力集群的内存扩容与资源池化
据行业报道，该芯片已导入三星、SK海力士的下一代CXL内存模组产品。这标志着CXL 3.2从规范走向了产业化——内存原厂正在将CXL 3.2控制器集成到下一代产品中。
CXL内存扩展方案能把每GB内存的拥有成本拉低约52%，平均可为客户节省55%的内存开支。Techinsight预测，CXL在服务器DRAM中的总份额将从2024年的近乎为零快速增长至2030年的约15%。CXL互连芯片市场规模预计将从2024年的约430万美元增长至2030年的约17亿美元，年复合增长率约170.2%。
CXL 3.2与PCIe 6.0的落地，正在从根本上改变服务器内存的采购逻辑。
传统模式下，采购决策围绕“每台服务器买多少根内存条”展开。CXL内存池化之后，采购逻辑将转变为：在共享内存池中，为计算节点分配多少内存容量。
这意味着，采购决策不再与服务器物理插槽一一绑定。一台服务器可以通过CXL交换机访问池中任意数量的内存——内存容量与计算节点解耦。
CXL Type 3设备通过PCIe 6.0接口连接DDR5内存。这意味着，DDR5不仅作为CPU本地主内存存在，还将作为CXL扩展内存的主力介质。DDR5的生命周期将被CXL生态显著延长——即便DDR6在未来几年问世，DDR5仍可通过CXL设备继续在数据中心服役。
CXL生态催生了全新的采购品类：
CXL内存扩展控制器芯片：如澜起科技的MXC芯片
CXL内存模组：三星、SK海力士正在开发基于CXL 3.2的下一代产品
CXL交换机：如Marvell Structera S 30260，支持连接16或32个CPU/GPU，共享高达48TB内存
CXL Type 3设备：如XCENA MX1，单设备支持2TB DDR5
在CXL生态成熟后，内存采购将不再是“指定型号、下单、收货”的标准流程。采购团队需要理解CXL的拓扑结构、内存分层策略、池化方案设计——内存采购正在从“买标准件”走向“买解决方案”。
在CXL 3.2与PCIe 6.0推动的内存架构变革中，深圳市极光通讯科技有限公司的现有业务覆盖了多层内存架构中的关键层级：
第二层（DDR5本地主内存） ：深圳仓备有从DDR4 3200至DDR5 6400全频段的服务器内存现货，覆盖三星M393A/M321R系列、海力士HMA82/HMCG系列、镁光MTC系列等市场主力型号。
第四层（NVMe SSD持久存储） ：三星PM9A3（PCIe 4.0）、PM1743（PCIe 5.0）、PM1763（PCIe 6.0）等企业级SSD全系列现货。
跨层级的采购支持：极光通讯可协助客户在DDR5主内存与企业级SSD之间做出协同选型，根据业务场景（通用计算、数据库、AI训练）推荐最优的内存与存储组合方案。
CXL 3.2与PCIe 6.0的组合，正在为下一代服务器内存池化奠定坚实的技术底座。从XCENA展示的2TB单设备，到澜起科技率先试产的CXL 3.2控制器芯片，再到三星、SK海力士的下一代产品导入——CXL 3.2正在从规范走向产业化。
对于服务器采购决策者而言，这一变革意味着：内存采购将从“每台服务器买多少根内存条”走向“在共享内存池中分配多少容量” 。新品类、新供应商、新的采购逻辑——CXL生态的成熟将重塑服务器内存的采购格局。
DDR5作为本地主内存和CXL扩展内存的双重介质，其生命周期将被显著延长。而企业级SSD作为多层内存架构的持久化存储层，其战略地位也在持续上升。